Šestimístný čítač

Pochází z doby, kdy bylo velmi obtížné sehnat vhodný mikroprocesor a téměř nemožné ho naprogramovat. Postavil jsem tedy čítač z toho co jsem měl v šuplíku. Celá konstrukce je rozdělena na několik desek:

  • zobrazovače
  • čítače
  • časová základna
  • vstupy
  • zdroj

Zobrazovače

Deska obsahuje pouze sedmisegmentovky se společnou anodou a proto ji nebudu podrobně popisovat.

Čítače

Deska obsahuje šest stupňů sestavených z desítkového čítače, 4-bit. paměti a dekodéru-budiče.

Schéma, deska, osazovák.

Vstupní signál se přivádí na dělič a po vydělení deseti přechází do dalšího stupně. Výstupy děličů jsou přivedeny na vstupy čtyřbitových pamětí, realizovaných čtyřnásobnými klopnými obvody D. Ve vhodný okamžik je stav na vstupech pamětí přepsán na výstupy. Odtud je přebírají dekodéry a budiče pro sedmisegmentovky. Kromě nejnižšího řádu jsou zapojeny vstupy pro zhášení nevýznamných nul. Napájení je dostatečně blokováno 18 keramickými kondenzátory.

Seznam součástek:
C1 - C18 33 - 100 nF
IC1 - IC6 7490
IC7 - IC12 7475
IC13 - IC18 D347C, D147C*)

*) Typ D147C vyžaduje zapojit segmentovky přes omezovací rezistory.

Časová základna

Zapojení časové základny je podřízeno hodnotě krystalu, jež byl k dispozici a způsobu vytváření řídících signálů.

Schéma, deska, osazovák.

Základem generátoru řídících signálů je desítkový čítač. Na vstup CLK se přepínačem přivádí jeden z kmitočtů časové základny. Kombinací výstupů QA, QD a signálu CLK se vytváří signály WRITE a RST. Výstup QD je použit pro řízení vstupního hradla.

rozsah dělící poměr předzesilovače kmitočet CLK
1 MHz 1:1 8 Hz
10 MHz 1:1 80 Hz
100 MHz 4:1 200 Hz
1 GHz 64:1 125 Hz
10 GHz 64:1 1250 Hz

-

Seznam součástek:
R1, R2 680R
C1 10 nF
C2 - C10 33 - 100 nF
Q1 10 MHz
IC1 -IC10 7490
IC11 7410
IC12, IC13 7400

Vstupy

Pro rozsahy 1 a 10 MHz jsem použil výstup z tvarovače přímo. Pro rozsah 100 MHz je třeba zařadit přídavnou děličku čtyřmi. Je také možno použít děličku deseti, ale musí se pak řídící kmitočet CLK zvolit 80 Hz.

Pro rozsah 1 a 10 GHz je použito katalogové zapojení děličky s dělícím poměrem 64:1.

Zdroj

Při použití TTL obvodů byl odběr ze zdroje větší než 1A. Proto jsem použil zhášení nevýznamných nul a dva monolitické stabilizátory 7805. Jeden pro čítače a displeje, druhý pro časovou základnu a vstupní zesilovače.